雷擊不僅是一種常見的物理現象，也是電源適配器的主要電壓應力來源。如果保護不當會導致電源損壞或重新啟動，從而影響電子設備的正常運行。因此，電源適配器應滿足安全標準定義的雷電電壓等級要求。本期我們將分享雷擊浪涌標準、雷擊浪涌實驗配置、差模和共模干擾路徑分析和設計原則。

雷擊浪涌標準

IEC61000-4-5是常用的雷擊浪涌測試標準，其定義和實驗程序如下：

一般來說，在交流線上應用±1kV~±6kV浪涌電壓。試驗源是測試設備（EUT）交流線路與系統外殼的接地點。在測試過程中，EUT直接暴露在浪涌能量下，必須完好無損，雷擊試驗完成后，仍能繼續正常工作。

雷擊浪涌試驗的配置

圖3.差模雷擊示意圖

圖4.共模雷擊示意圖

雷擊浪涌發生器中有兩個模塊，即解耦網絡和耦合網絡。解耦網絡的功能是將耦合網絡應用于EUT相線上的雷擊能量與電源的相線隔離。耦合網絡的作用是通過耦合電容將理想的雷擊波應用到理想的雷擊波上EUT的相線上。

如圖3所示:差模雷擊的耦合能量EUT的相線L和N它們之間的傳遞。通過圖4，可以發現共模雷擊的耦合能量EUT的相線L（N）和PE之間傳遞。

圖5.差模雷擊電流示意圖

由于不同的實際電路配置會對系統差模雷擊分析產生不同的影響，所以我們簡要分析一下上圖電路對差模雷擊的影響。

通過耦合網絡輸入差模雷擊能量EUT的相線L和N，保險絲F1，和壓敏MOV1形成回路1，產生差模電流1；

通過回路1衰減差模雷擊能量后，通過熱敏電阻RT1、整流橋、電解電容EC1形成回路2，產生差模電流2；

通過回路1和2衰減差模雷擊能量后，通過差模電感L1，電解電容EC2形成回路3，產生差模電流3。

設計原則

MOV1的加入可以設計原則吸收差模電流1的能量，保護整流橋BD1和電解電容EC1和EC2.由于電路電流較大，回路1相當于雷擊浪涌能量的第一道防洪壩，PCB建議0銅箔寬度.5mm/kV;

負溫度系數熱敏電阻RT1的加入可以分享差模電流2EC保護整流橋上的能量BD1和電解電容EC1、回路2相當于第二道防洪壩；

輸入差分模電感器的阻抗可以共享差分模電流3EC2上的能量，回路3相當于第三道防洪壩，因為EC2上面有幾百伏擊能量殘余壓力，因此建議原側功率管采用高雪崩耐量功率MOSFET。

實驗結果

基于PN8390的12V1.5A適配器，4kV（90°）差模雷擊試驗如下圖所示：

圖6.4kV差模雷擊測試波形圖

可見測試波形：EC1最高電壓756V，EC2最高電壓556V，PN8390最高電壓779V。因此，為了提高電源適配器的抗差模雷擊能力，除了合理選擇MOV和NTC除電阻外，還應選擇高鋁箔電壓電解電容和高雪崩電阻功率MOSFET。

共模干擾路徑分析和設計原則

圖7.雷擊共模電流流向圖

當發生共模雷擊時，兩個主要的共模電流路徑(以負電壓為例)：

共模電流1:雷擊能量應用于輸出的地方，通過輸出共模電感→次級參考地→CY1→正輸入電解電容→整流橋→輸入共模電感→L線或N線。

共模電流2:雷擊能量應用于輸出地，通過輸出共模電感→次級參考地→正輸出電解→變壓器→地面輔助繞組→負輸入電解電容→整流橋→輸入共模電感→L線或N線。

設計原則考慮共模電流路徑因素，優化共模電流路徑因素PCB接線：輸入共模和Y電容增加放電針，輸入電解電容負極分別連接到原控制器地面和變壓器地面，輸出電解電容負極分別連接到同步整流芯片地面和Y電容地面；

為防止同步整流芯片干擾共模電流，優先選擇雙供電同步整流芯片，如PN8309H，并在Vin腳串聯10~22Ω電阻；

為防止共模電流干擾原主控芯片，應在Vdd電源電路串聯電阻，將Vdd電解電容靠近芯片引腳，增加100個nF去耦電容。

基于實驗結果PN8309H的12V3A適配器6.6kV共模雷擊試驗如下圖所示：

圖8.6.6kV共模雷擊測試波形圖

可以看到雷擊浪涌測試波形，PN8309H的SW，Vin，Vcc電壓分別為161V，25V，19V。因此，為了提高電源適配器的抗共模雷擊能力，除了合理Layout除了增加濾波電容外，還優先考慮雙供電和集成高雪崩耐量MOSFET同步整流芯片。

電源防雷能力設計是困擾許多電源工程師的難題之一。設計原則是合理的PCB布線，加上更好的設備選擇。一旦發生雷擊失敗，就需要結合原理分析和器件特性，找出根本原因并加以改進。

推薦型號：

雷擊/浪涌發生器

CWG 520: 3x400V / 16A

CWG 1500: 1.2/50 μs_8/20μs / 4.4kV

CWG 2500: 1.2/50 μs_8/20μs / 4.4kV / 觸摸屏

Schl?der施羅德授權代理商：蘇州威銳科電子有限公司